四层板设计， 采用嘉立创 JLC0416H-3313 层压结构。

CPU

• 因转换效率问题， 内置 LDO 功耗会较外置 DCDC 有所增加， 温度升高， Layout 必须做好散热， CPU 底部 GND 焊盘多加地过孔加强散热，且保持散热铜皮完整。
• 在 CPU 电源引脚处， 就近放置滤波电容， 使电流先通过电容， 然后再进入电源引脚。

USB

USB DP、 DM 信号为高速差分信号线， 差分走线阻抗控制 90 ohm。

Nor Flash

QSPI 信号做等长约束， 约束不大于 20mil， 否则跑 4 线模式容易出现速度跑不高的情况。

SDC1

• SDC1_D0~SDC1_D3、 SDC1_CLK、 SDC1_CMD 信号走线做等长约束， 约束不大于 50mil。
• CLK 信号不需上拉， 靠近主控端串联 22 欧姆电阻。

SDIO

• SDIO 接口按等长约束走线， CLOCK 尽量包地处理。
• 天线端增加 TVS 管， 防止 ESD 静电打坏模块。
• 所有电源滤波电容尽量靠近芯片电源输入脚放置。
• 50 欧姆阻抗匹配。

LVDS

• LVDS 信号是高速差分信号， 差分对约束不大于 10mil， 差分对 100 欧姆阻抗控制， 整组信号等长约束不大于 10mil。

以太网

• RMII 接口 TXD1、 TXD0、 RXD1、 RXD0、 REFCLK 需等长约束（长度差建议不超过 50mil） 。